P0的低8位为输出脚。欲使其低4位输出高电平,则应该()A、设置IO0SET为0xF0,设置IO0CLR为0x0FB、设置IO0SET为0xF0,设置IO0CLR为0xF0C、设置IO0SET为0x0F,设置IO0CLR为0xF0D、设置IO0SET为0x0F,设置IO0CLR为0x0F

P0的低8位为输出脚。欲使其低4位输出高电平,则应该()

  • A、设置IO0SET为0xF0,设置IO0CLR为0x0F
  • B、设置IO0SET为0xF0,设置IO0CLR为0xF0
  • C、设置IO0SET为0x0F,设置IO0CLR为0xF0
  • D、设置IO0SET为0x0F,设置IO0CLR为0x0F

相关考题:

三态输出门的输出状态为()。 A.高电平B.低电平C.高阻D.低阻

只有两个输入信号都是高电平,则输出才为高电平。() 此题为判断题(对,错)。

一与门、一或门的一个输入端接低电平0,则其各自的输出为()A、均为高电平1B、均为低电平0C、与门的输出为1,或门的输出不确定D、与门的输出为0,或门的输出不确定

一与非门、一或非门的一个输入端接低电平0,则其各自的输出为()A、均为高电平1B、均为低电平0C、与非门的输出为1,或非门的输出不确定D、与非门的输出为0,或非门的输出为1

与门电路的逻辑含义为只要其中一个为高电平,则输出就是高电平,据此可以实现控制门的作用。

TTL门电路的可能输出状态是()。A、高电平B、低电平C、高电流D、低电流E、高阻态

“与非”门电路的特点是()。A、输入有高"1",输出为"0"B、输入有低"0",输出为"1"C、输入全低"0",输出为"0"D、输入全高"1",输出为"1"

TTL集成门电路输出高电平时具有很()的输出电阻,输出低电平时具有很()的输出电阻。A、低、高B、低、低C、高、低D、高、高

成品塔底PX输出流量指示低或者为零,则成品塔底PX的输出流量低或者为零。()

在正逻辑系统中,若要求“或”门电路的输出端为低高电平,则其输入端()。A、全为高电平B、全为低电平C、只要有一个高电平就行

8086执行OUTDX,AL指令时其引脚()。A、M/IO输出高电平、WR输出高电平B、M/iO输出低电平,RD输出低电平C、M/IO输出低电平、WR输出低电平D、M/IO输出高电平、RD输出高电平

输入信号只要有一个为高电平,则输出为高电平,此关系是与逻辑关系。

晶闸管的控制角越大,则输出电压越低。

P0为GPIO,欲使它的8~15位为输出脚,而其他位为输入脚,则应该设置IO0DIR为()A、0xFFB、0xFF00C、0xFF0000D、0xFF000000

AT89S51单片机P0~P3口的驱动能力如何?如果想获得较大的驱动能力,采用低电平输出还是高电平输出?

电压比较器输出只有高电平和低电平两种状态,输入高电平时,输出为高电平;输入低电平时输出为低电平。

P0为GPIO,欲使它的低8位为输出脚,而其他位为输入脚,则应该设置IO0DIR为()A、0xFFB、0xFF00C、0xFF0000D、0xFF000000

DTL“与非”集成电路输出为高电平,则输入端至少有()个为低电平。

为了使P0口既可以作为数据总线又可以输出低8位地址,需要引入()。

或非门逻辑关系的特点是:只有当两个输入端都为高电平时,输出端才为高电平;只要有一个输入端是高电平,输出端就输出低电平。

三态门的输出状态共有()。A、高电平B、低电平C、零电平D、高阻E、低阻

三端输入一端输出的逻辑与非门电路,要使其输出端得到低电平必须使()。A、三个输入全为高电平B、三个输入全为低电平C、三个输入中一个为低电平D、三个输入中一个为高电平

测量某门电路时发现,输入端有低电平时,输出端为高电平;输入端都为高电平时,输出端为低电平。则该门电路是()。A、与门B、或门C、与非门D、或非门

单选题供电电压相同时,CMOS电路与TTL电路输出的高电平与低电平的情况为()ACMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平低BCMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平高CCMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平低DCMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平高

多选题TTL门电路的可能输出状态是()。A高电平B低电平C高电流D低电流E高阻态

判断题与门电路的逻辑含义为只要其中一个为高电平,则输出就是高电平,据此可以实现控制门的作用。A对B错

单选题一与门、一或门的一个输入端接低电平0,则其各自的输出为()A均为高电平1B均为低电平0C与门的输出为1,或门的输出不确定D与门的输出为0,或门的输出不确定