关于8250的内部寄存器说法错误的是A．8250有10个内部寄存器，分成三组B．第一组用于实现数据传送，包括发送保持寄存器、接收缓冲寄存器和中断允许寄存器C．第二组用于工作方式、通信参数的设定，包括通信控制寄存器等D．第三组称为状态寄存器，包括通信状态寄存器等
关于8250的内部寄存器说法错误的是
A．8250有10个内部寄存器，分成三组
B．第一组用于实现数据传送，包括发送保持寄存器、接收缓冲寄存器和中断允许寄存器
C．第二组用于工作方式、通信参数的设定，包括通信控制寄存器等
D．第三组称为状态寄存器，包括通信状态寄存器等
相关考题：
下面关于8250的叙述中，错误的是：A．8250内部的波特率发生控制电路由波特率发生器、存放分频系数低位和高位字节的除数寄存器组成B．8250有接收数据错中断等4个中断源，但仅能向外发出一个总的中断请求信号C．8250内部的调制解调控制电路用于提供一组通用的控制信号，使8250可直接与调制解调器相连，以完成远程通信任务D．8250是一个通用同步接收/发送器
下面关于8250的叙述中，错误的是A．8250是一个通用异步接收器/发送器B．8250内部的发送移位寄存器的主要任务是将并行数据转换成串行数据发送C．8250内部的接收移位寄存器的主要任务是将串行数据转换成并行数据接收D．8250内部的发送器时钟和接收器时钟的频率等于数据传输波特率
下面关于8250的叙述中，错误的是( )。A．8250是一个通用异步接收器/发送器B．8250内部的发送移位寄存器的主要任务是将并行数据转换成串行数据发送C．8250内部的接收移位寄存器的主要任务是将串行数据转换成并行数据接收D．8250内部的发送器时钟和接收器时钟的频率等于数据传输波特率
下面关于串行接口控制电路8250的叙述中，错误的是( )。A．8250是一个通用同步接收器/发送器B．8250有“接收数据错”等4个中断源，但一次仅能发出一个中断请求信号C．8250内部的调制解调控制电路用于提供一组通用的控制信号，使8250可直接与调制解调器相连D．8250内部的波特率发生控制电路由波特率发生器和除数寄存器等部件组成
下面关于8250的叙述中，错误的是( )。A．8250内部的波特率发生控制电路由波特率发生器、存放分频系数低位和高位字节的除数寄存器组成B．8250有接收数据错中断等4个中断源，但仅能向外发出一个总的中断请求信号C．8250内部的调制解调控制电路用于提供一组通用的控制信号，使8250可直接与调制解调器相连，以完成远程通信任务D．8250是一个通用同步接收/发送器
下面是关于8250的叙述，其中错误的是______。A．8250内部的波特率发生控制电路由波特率发生器、存放分频系数低位和高位字节的除数寄存器组成B．8250有接收数据错中断等4个中断源，但仅能向外发出一个总的终端请求信号C．8250内部的调制解调控制电路用于提供一组通用的控制信号，使8250可直接与调制解调器相连，以完成远程通信任务D．8250是一个通用同步接收/发送器
存储体系结构中包含主存、Cache、CPU内部寄存器、硬盘等存储设备，按照CPU存取速度，由快到慢依次是（）。A．Cache、主存、CPU内部寄存器、硬盘B．CPU内部寄存器、Cache、主存、硬盘C．CPU内部寄存器、主存、Cache、硬盘D．CPU内部寄存器、Cache、硬盘
5、按存取速度从高到低排列，以下排列顺序正确的是（）。A．内部寄存器、主存、高速缓存、外存B．高速缓存、内部寄存器、主存、外存C．外存、主存、高速缓存、内部寄存器D．内部寄存器、高速缓存、主存、外存
2、现代计算机的存储子系统一般包含主存、Cache、CPU内部寄存器、硬盘等部分，它们按照存取速度由快到慢依次是（）。A．Cache、主存、CPU内部寄存器、硬盘B．CPU内部寄存器、Cache、主存、硬盘C．CPU内部寄存器、主存、Cache、硬盘D．主存、CPU内部寄存器、Cache、硬盘