在总线周期T2、T3、Tw、T4状态时，地址/状态复用引脚S4和S3分别表示当前使用的段寄存器，当前使用的是CS段寄存器时，其编码为______。A．0、0B．0、1C．1、0D．1、1
在总线周期T2、T3、Tw、T4状态时，地址/状态复用引脚S4和S3分别表示当前使用的段寄存器，当前使用的是CS段寄存器时，其编码为______。
A．0、0
B．0、1
C．1、0
D．1、1
相关考题：
基本总线周期划分为了T1、T2、T3、T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定；读命令在T2开始时产生，T4开始时结束，则访问存储器地址信号的发生应在( )状态。A．T4状态B．T3状态C．T2状态D．T1状态
基本总线周期划分为T1、T2、T3和T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在丁2开始时产生，T4开始时结束，则访问存储器地址信号的发出应在( )。A．T4状态B．T3状态C．T2状态D．T1状态
假设某CPU的基本总线周期有4个状态，分别为T1、T2、T3、T4。系统规定，在 T2开始时发读写命令，在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要，必须在原4个状态中，固定插入一个等待状态Tw，则Tw应插在( )。A．T1之前B．T1之后T2之前C．T3之后T4之前D．T4之后
基本总线周期划分为Tl、T2、T3、T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在T2开始时产生，T4开始时结束，则访问存储器地址信号的发生应在( )状态。A．T4状态B．T3状态C．T2状态D．T1状态
关于分时复用的总线，说法不正确的是（）。A、采用分时复用的地址数据总线可以有效减少芯片的引脚数B、分时复用的地址数据总线上的地址信号必须锁存C、为使用分时复用的地址数据总线，CPU必须提供ALE信号D、8086中只有分时复用的地址数据总线
在8086读总线周期中，进入T3后发现READY＝0，需要插入等待状态，则在插入等待状态时其引脚的高地址A19～A16（）。A、表示读数据对应的高4位的地址B、表示CPU当前工作状态C、处于高阻状态D、处于不定状态
填空题基本的8086总线周期由（）个T状态组成，TW称为（）状态，在（）之间和（）之间插入。