8086CPU中，如有必要时，可以在哪两个时钟周期之间插入1个或多个TW等待周期？
8086CPU中，如有必要时，可以在哪两个时钟周期之间插入1个或多个TW等待周期？
相关考题：
假设8086CPU的主频为5MHz，内存芯片的存取时间为250ns，下面说法中正确的是A.读/写内存时不需要加入等待周期TwB.读/写内存时至少需加入1个等待周期TwC.读/写内存时至少需加入2个等待周期TwD.读/写内存时至少需加入3个等待周期Tw
假设某CPU的时钟周期为5ns，所访问的主存的存取周期为60ns，为了正确读出主存中的指令和数据，还需在总线周期中插入两个等待状态，则此CPU的总线周期应该为( )。A．10nsB．20nsC．40nsD．50ns
当DMA控制器向8086CPU请求使用总线后，下列说法正确的是A.CPU时钟周期执行结束后响应B.CPU等待周期执行结束后响应C.CPU指令周期执行结束后响应D.CPU总线周期执行结束后响应
8086的准备就绪信号READY是（）。A、输入信号，当READY=L（低电平）时，CPU将插入等待周期TWB、输入信号，当READY=H（高电平）时，CPU将插入等待周期TWC、输出信号，当READY=H（高电平）时，CPU将插入等待周期TWD、输出信号，当READY=L（低电平）时，CPU将插入等待周期TW
单选题8086CPU在作总线操作时，遇到READY=L后可插入（）A1个等待周期B等待周期个数由具体情况所定C2个等待周期D3个等待周期