（17）当系统发生某个事件时，CPU 暂停现行程序执行转去执行中断处理程序的过程称为A）中断请求B）中断响应C）中断嵌套D）中断屏蔽
当8086CPU处于允许响应可屏蔽中断的工作方式时，标志寄存器中必须为1的标志位是A.IFB.SFC.TFD.OF
微处理器8086 CPU响应可屏蔽中断的条件之一是【 】。
CPU响应可屏蔽中断的条件是IF=1，有中断请求且______。
CPU响应可屏蔽中断的条件是IF=1、______、现行指令执行完。
当多个设备同时产生中断请求时,影响cpu响应中断的顺序是()。 A.中断优先级和中断屏蔽码B.中断优先级C.中断屏蔽码D.中断允许标志
8086CPU处理硬件可屏蔽中断的特点是A.需要CPU干预B.响应中断时，CPU仍然控制系统总线C.只有标志寄存器的IF位为1，才能响应D.只要有中断请求信号，CPU就必须响应E.中断类型码由中断指令提供
8086CPU构成的微机系统中，关中断指令CLI的作用是A.禁止CPU响应可屏蔽中断B.禁止INT n指令操作C.禁止DMA操作D.禁止非屏蔽中断
当8086CPU内标志寄存器中的IF=0时，意味着禁止CPU响应所有类型的中断。（）
CPU内部的中断允许标志位IF的作用是（）。A.禁止CPU响应可屏蔽中断B.禁止中断源向CPU发中断请求C.禁止CPU响应DMA操作D.禁止CPU响应非屏蔽中断
CPU响应可屏蔽中断请求时，其中断类型码由（）提供。A、CPU内部B、中断指令C、类型码固定D、可屏蔽中断管理器
当外部有中断请求，CPU未响应，可能的原因为（）。A、CPU在执行非屏蔽中断服务B、CPU当前关中断C、CPU在执行高优先权的中断服务程序D、当前执行DMA操作
CPU在响应可屏蔽中断请求INTR时，包括的条件有IF=1。
8086CPU的中断源中只有（）能被CPU的IF标志屏蔽。A、INTRB、NMIC、软中断D、溢出中断
8086CPU响应可屏蔽中断INTR后，将连续发出两个中断回答信号INTA。
可屏蔽中断从CPU的（）引脚进入，只有当中断允许标志IF为（）时，该中断才能得到响应。
CPU内部的中断允许标志位IF的作用是（）。A、禁止CPU响应可屏蔽中断B、禁止中断源向CPU发中断请求C、禁止CPU响应DMA操作D、禁止CPU响应非屏蔽中断
8086CPU响应可屏蔽中断时，CPU会（）A、执行一个中断响应周期B、执行两个连续的中断响应周期C、执行两个中断响应周期，中间2～3个空闲状态D、不执行中断响应周期
CPU响应可屏蔽中断请求时，其中断向量号由（）提供。A、CPU内部B、中断指令C、向量号固定D、中断控制器
8086/8088CPU状态标志寄存器中IF=1时，表示（）。A、CPU可以响应非屏蔽中断B、CPU可以响应内部中断C、CPU可以响应可屏蔽中断D、CPU禁止响应可屏蔽中断
如何“屏蔽”可屏蔽中断？叙述CPU响应可屏蔽中断的过程。
当多个外设同时产生中断时，CPU响应中断的顺序受（）的影响。A、中断优先级B、中断允许标志C、中断屏蔽码D、中断优先级和中断屏蔽码
单选题CPU响应可屏蔽中断请求时，其中断类型码由（）提供。ACPU内部B中断指令C类型码固定D可屏蔽中断管理器
判断题CPU在响应可屏蔽中断请求INTR时，包括的条件有IF=1。A对B错
问答题当TMS320C55x CPU接收到可屏蔽的硬件中断时，满足哪些条件中断才能被响应？
单选题当多个外设同时产生中断时，CPU响应中断的顺序受（ ）的影响。A中断优先级B中断允许标志C中断屏蔽码D中断优先级和中断屏蔽码