（ 8 ） 为了提高速度，在地址转换机制中增加了一个小容量的高速缓存，在其中存放的是【 8 】 。
（ 8 ） 为了提高速度，在地址转换机制中增加了一个小容量的高速缓存，在其中存放的是【 8 】 。
相关考题：
为了提高访存速度，在CPU与cache之间设置一个高速小容量的cache，存放正在执行的程序段，有效地提高了读存速度。写存时为了保持写入cache单元的内容与主存单元内容一致，通常采用两种方法(1)和(2)．A．写直达法B．直接地址映像法C．写回法D．全相联地址映像法
已知某高速缓存cache采用组相联映像方式，即组间直接映像，组内全相联映像。假设主存容量为4096块，每块256B，高速缓存包含32块，分8组，每组4块。高速缓存的地址变换表应包含(72)个存储单元；每个存储单元应能存放(73)位二进制数；每次参与相联比较的是(74)个存储单元。A．8B．16C．32D．48
已知某高速缓存Cache 采用组相联映像方式，即组间直接映像，组内全相联映像。假设主存容量为4096块，每块256字节。高速缓存包含32块，分8组，每组4块。高速缓存的地址变换表应包含(48)个存储单元；每个存储单元应能存放(49)位二进制数；每次参与相联比较的是(50)个存储单元。A．8B．16C．32D．48
在高速缓存（Cache）—主存储器构成的存储系统中（ ）。A.主存地址到Cache地址的变换由硬件完成，以提高速度B.主存地址到Cache地址的变换由软件完成，以提高灵活性C.Cache的命中率随其容量增大线性地提高D.Cache的内容在任意时刻与主存内容完全一致
在高速缓存 (Cache) -主存储器构成的存储系统中，（18）。A.主存地址到 Cache 地址的变换由硬件完成，以提高速度B.主存地址到 Cache 地址的变换由软件完成，以提高灵活性C.Cache 的命中率随其容量增大线性地提高D.Cache 的内容在任意时刻与主存内容完全一致
以下有关快表（TLB）的叙述中，错误的是（）。A．引入快表的目的是为了加快地址转换速度B．快表中存放的是当前进程的常用页表项C．在快表中命中时，在L1 cache中一定命中D．快表是一种高速缓存，一定在CPU中
3、在CPU和主存之间增设高速缓存（Cache）的主要目的是（）。A．扩充内存容量B．提高CPU访问外存的速度C．提高CPU访问内存的速度D．提高CPU的运行速度