一个五位的二进制加法计数器,由00000状态开始,问经过75个输入脉冲后,此计数器的状态为___。
一个5位的二进制加法计数器,由00000状态开始,经过75个时钟脉冲后,此计数器的状态为()。 A、111B、1010C、1100D、1011
根据异步二进制加法计数器的触发规律,每输入()个脉冲,第二位输出一个进位脉冲。 A、1B、2C、4D、8
一个四位二进制加法计数器,初始状态为0000经过2015个时钟脉冲后,此计数器的状态为()
一个4位的二进制计数器，由0000状态开始，经过25个时钟脉冲后，该计数器的状态为(24)。A．1100B．1000C．1001D．1010
试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A． 循环左移寄存器 B． 循环右移寄存器 C． 三位同步二进制计数器 D． 异步三进制计数器
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A、左移寄存器B、右移寄存器C、异步三位二进制加法计数器D、同步六进制计数器
A.同步二进制加法计数器B.同步二进制减法计数器C.异步二进制减法计数器D.异步二进制加法计数器
预置式十进制减法计数器，预置初始值为1001，当输入第六个计数脉冲后，其输出状态为（）A、0101B、0110C、0011D、1010
四位异步二进制减法计数器，先清零，2个脉冲后输出状态为（）A、1110B、0010C、1011D、0001
三位异步二进制加法计数器的输出状态为110，2个脉冲后输出为（）A、000B、001C、101D、111
三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（）A、000B、010C、100D、101
一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。A、000B、010C、110D、101
8253芯片上有（）个（）位计数器通道，每个计数器有（）种工作方式可供选择。若设定某通道为方式0后，其输出引脚OUT为（）电平；当（）后通道开始计数，（）信号端每来一个脉冲（）就减1；当（），则输出引脚输出（）电平，表示计数结束。
根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。A、lB、2C、4D、8
一个异步三位二进制异步加法计数器，当第4个CP脉冲过后，计数器的状态变为（）A、000B、010C、100D、101
若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容为（）。A、0111B、0110C、1000D、0011
以下是74LS161同步四位二进制计数器功能的是（）A、同步预置数B、异步清零C、同步清零D、双时钟E、脉冲输出
一异步三位二进制加法计数器，当第8个CP脉冲后，计数器状态为（）。A、000B、010C、110D、101
集成计数器40192具有（）功能。A、异步清零B、并行置数C、加法计数D、减法计数E、脉冲输出
单选题预置式十进制减法计数器，预置初始值为1001，当输入第六个计数脉冲后，其输出状态为（）A0101B0110C0011D1010
单选题A 左移寄存器B 右移寄存器C 异步三位二进制加法计数器D 同步六进制计数器
单选题四位异步二进制减法计数器，先清零，2个脉冲后输出状态为（）A1110B0010C1011D0001
填空题8253芯片上有（）个（）位计数器通道，每个计数器有（）种工作方式可供选择。若设定某通道为方式0后，其输出引脚OUT为（）电平；当（）后通道开始计数，（）信号端每来一个脉冲（）就减1；当（），则输出引脚输出（）电平，表示计数结束。
单选题若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容为（）。A0111B0110C1000D0011