单选题如果I/O所花费的时间远远少于CPU的处理时间，则缓冲区（）。A效果最好B效果均衡C基本无效D效果无法判定
单选题
如果I/O所花费的时间远远少于CPU的处理时间，则缓冲区（）。
A
效果最好
B
效果均衡
C
基本无效
D
效果无法判定
参考解析
解析：
暂无解析
相关考题：
对于程序直接控制I／O方式的理解正确的是()。 A、设备控制部件不中断CPU的当前处理过程B、当CPU向I/O部件发出命令后，转去做其他有用的工作C、当I/O部件准备好数据后通知CPU，再由CPU完成数据传输D、CPU不必反复测试寄存器状态，节约了时间
操作系统中利用缓冲技术实现设备的I/O操作的主要目的是( )。A．缓解处理机与设备之间速度不匹配的矛盾，减少对CPU的I/O中断次数B．使CPU可以从I/0操作中解脱出来，由缓冲区来实现相应操作C．由缓冲区中的一段程序来模拟I/O操作，使FO操作可与CPU对数据的处理同时进行D．为I/O专门开辟一段内存区，别的程序不能访问该地址空间，提高了I/O访存速度
假设磁盘块与缓冲区大小相同，每个盘块读入缓冲区的时间为10s，由缓冲区送至用户区的时间是5s，系统对每个磁盘块数据的处理时间为2s。若用户需要将大小为10个磁盘块的Docl文件逐块从磁盘读入缓冲区，并送至用户区进行处理，那么采用单缓冲区需要花费的时间为( )s;采用双缓冲区需要花费的时间为( )s。A.100 B.107 C.152 D.170A.100 B.107 C.152 D.170
假设磁盘块与缓冲区大小相同，每个盘块读入缓冲区的时间为10μs，由缓冲区送至用户区的时间是5μs，系统对每个磁盘块数据的处理时间为2μs。若用户需要将大小为10个磁盘块的Docl文件逐块从磁盘读入缓冲区，并送至用户区进行处理，那么采用单缓冲区需要花费的时间为(25)μs采用双缓冲区需要花费的时间为(26)μs。A.100B.107C.152D.170
假设磁盘块与缓冲区大小相同，每个盘块读入缓冲区的时间为100μs，缓冲区送入用户区的时间是60μs，系统对每个磁盘块数捃的处理时间为50μs。若用户需要将大小为10个磁盘块的Filel文件逐块从磁盘读入缓冲区，并送用户区进行处理，那么采用单缓冲需要花费的时间为(51)μs:采用双缓冲需要花费的时间为(52)μs。A.1000B.1110C.1650D.2100
假设磁盘块与缓冲区大小相同，每个盘块读入缓冲区的时间为10μs，由缓冲区送至用户区的时间是5μs，系统对每个磁盘块数据的处理时间为2μs，若用户需要将大小为10个磁盘块的Doc文件逐块从磁盘读入缓冲区，并送至用户区进行处理，那么采用单缓冲区需要花费时间为 （请作答此空） μs；采用双缓冲区需要花费的时间为 （ ） μs。A.100B.107C.152D.170
假设磁盘块与缓冲区大小相同，每个盘块读入缓冲区的时间为15μs，由缓冲区送至用户区的时间是5μs，在用户区内系统对每块数据的处理时间为1μs。若用户需要将大小为10个磁盘块的Doc1文件逐块从磁盘读入缓冲区，并送至用户区进行处理，那么采用单缓冲区需要花费的时间为______μs；采用双缓冲区需要花费的时间为（请作答此空）μs。A.150B.151C.156D.201
下列哪一个选项是引入缓冲的原因（）。A、缓冲CPU和I/O设备间速度不匹配的矛盾B、减少对CPU的中断频率，放宽对蓄洪大响应时间的限制C、减少CPU对I/O控制的干预D、提高CPU和I/O设备之间的并行性
可编程序控制器内务处理时间包括处理器的内部检查：（）A、用输出映象表数据刷新处理器基本框架上驻留本地I/0输出模块；用存放在远程I/O缓冲区的远程I/O输入状态刷新输入映象表B、用输出映象表的数据刷新远程I/O缓冲区；用处理器基本框架内的I/O输入状态刷新输入映象表；用存放在远程I/O缓冲区的远程I/O输入状态刷新输入映象表C、用输出映象表数据刷新处理器基本框架上驻留本地I/0输出模块；用处理器基本框架内的I/O输入状态刷新输入映象表；用存放在远程I/O缓冲区的远程I/O输入状态刷新输入映象表D、用输出映象表数据刷新处理器基本框架上驻留本地I/0输出模块；用输出映象表的数据刷新远程I/O缓冲区；用处理器基本框架内的I/O输入状态刷新输入映象表；用存放在远程I/O缓冲区的远程I/O输入状态刷新输入映象表
8086微处理器的READY引脚的作用是：（）A、当存储器或I/O设备的工作速度高于CPU时，请求CPU给予处理。B、当存储器或I/O设备的工作速度低于CPU时，请求CPU给予处理。C、当存储器或I/O设备的工作速度高于CPU时，请求存储器或I/O设备给予处理。D、当存储器或I/O设备的工作速度低于CPU时，请求存储器或I/O设备给予处理。
多选题下列哪一个选项是引入缓冲的原因（）。A缓冲CPU和I/O设备间速度不匹配的矛盾B减少对CPU的中断频率，放宽对蓄洪大响应时间的限制C减少CPU对I/O控制的干预D提高CPU和I/O设备之间的并行性