对于D触发器来说，为了保证可靠的采样，数据必须在时钟信号的上升沿到来之前继续稳定一段时间，这个时间称为（）。A、保持时间B、恢复时间C、稳定时间D、建立时间

对于D触发器来说，为了保证可靠的采样，数据必须在时钟信号的上升沿到来之前继续稳定一段时间，这个时间称为（）。

  • A、保持时间
  • B、恢复时间
  • C、稳定时间
  • D、建立时间

相关考题：

主从JK触发器Q的状态是在时钟脉冲CP()发生变化。 A、上升沿B、下降沿C、高电平D、低电平
查看答案
DXS－102型比例积算器为了保证电磁计数吸字可靠,单稳态触发器发出的脉冲信号应()。
查看答案
利用存储器总线时钟的上升沿与下降沿在同一个时钟内实现两次数据传送的 SDRAM，常被称为【 】SDRAM。
查看答案
对于上升沿触发的D触发器，若D＝0，当时钟CP由0变为1时，触发器的状态Q为（）。A、不定B、三态C、0D、1
查看答案
如果在CP＝1期间，由于干扰的原因，使触发器的数据输入信号经常有变化，为了使触发器可靠工作，应选用（）结构触发器。A、基本（RS）型B、主从型C、边沿型D、同步型
查看答案
下面是D触发器的说法正确的是（）。A、在CP信号的上升沿，若D为0时无法确定B、在CP信号的上升沿，若D为0时置1C、在CP信号的上升沿，若D为0时置0D、在CP信号的上升沿，若D为1时置1E、在CP信号的上升沿，若D为1时置0
查看答案
当40194的S1和S0处于“11”状态时，D0～D3的数据在（）时输入移位寄存器中。A、时钟信号上升沿B、时钟信号下降沿C、时钟信号高电平D、时钟信号低电平
查看答案
对于脉冲后沿来说，正脉冲指上升沿，负脉冲指下降沿。
查看答案
8086 CPU在（）时刻采样READY信号决定是否插入等待周期。A、T3下降沿B、T3上升沿C、T2下降沿D、T2上升沿
查看答案
通常，8253－5是在时钟脉冲CLK的（）时刻，采样门控信号GATE。A、上升沿B、下降沿C、高电平D、低电平
查看答案
8251A引脚RxD是在时钟RxC的（）时刻采样输人数据。A、上升沿B、下降沿C、高电平D、低电平
查看答案
为了减少动态数据测量的孔径误差，对于快速动态信号应设置（）和（）以防止采样过程中信号发生变化。
查看答案
为了减少动态数据测量的孔径误差，对于快速动态信号应设置（）以防止采样过程中信号发生变化。
查看答案
时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。
查看答案
对时钟控制触发器而言，时钟脉冲确定触发器状态何时转换，输入信号确定触发器状态如何转换。
查看答案
下列说法正确的是（）。A、一个触发器可以有一个输出端，也可以有两个输出端B、触发器两个输出端的电平可以相同，也可以相反C、时钟信号决定了触发器的翻转时刻，控制输入信号决定了触发器翻转后的状态D、时钟脉冲信号的触发都是上升沿触发
查看答案
JK触发器输出状态的改变均发生在CP信号的（）。A、高电平B、低电平C、上升沿或下降沿D、上升沿
查看答案
对于上升沿触发的JK触发器，假设其原来所处的状态Q＝0。现J＝0，K＝0，当时钟CP由0变为1时，触发器的状态Q变为（）。A、三态B、0和1C、高阻D、保持原状态不变
查看答案
对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（）。A、无法判断B、任意值C、0D、1
查看答案
对于上升沿触发的JK触发器，现J＝1，K＝1，当时钟CP由0变为1时，触发器的状态Q变为（）A、0B、1C、保持原状态不变D、与原状态相反
查看答案
触发器的时钟输入端处靠近方框的小圆圈表示该触发器（）。A、在J=O，K=0时置0B、在时钟上升沿时触发翻转C、在时钟输入时翻转为0D、在时钟下降沿时触发翻转
查看答案
JK触发器都是下降沿触发的，D触发器都是上升沿触发的。
查看答案
单选题8251A引脚RxD是在时钟RxC的（）时刻采样输人数据。A上升沿B下降沿C高电平D低电平
查看答案
单选题通常，8253－5是在时钟脉冲CLK的（）时刻，采样门控信号GATE。A上升沿B下降沿C高电平D低电平
查看答案
单选题如果在CP＝1期间，由于干扰的原因，使触发器的数据输入信号经常有变化，为了使触发器可靠工作，应选用（）结构触发器。A基本（RS）型B主从型C边沿型D同步型
查看答案
单选题下列说法正确的是（）。A一个触发器可以有一个输出端，也可以有两个输出端B触发器两个输出端的电平可以相同，也可以相反C时钟信号决定了触发器的翻转时刻，控制输入信号决定了触发器翻转后的状态D时钟脉冲信号的触发都是上升沿触发
查看答案
单选题主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。A上升沿B下降沿C高电平D低电平
查看答案
热门标签