用D触发器作为存储元件，设计一个脉冲异步时序逻辑电路。该电路在输入端x的脉冲作用下，实现3位二进制减1计数的功能，当电路状态为“000”时，在输入脉冲作用下输出端Z产生一个借位脉冲，平时Z输出0。要求： （1）作出状态表和状态图 （2）确定激励函数和输出函数 （3）画出逻辑电路图
用D触发器作为存储元件，设计一个脉冲异步时序逻辑电路。该电路在输入端x的脉冲作用下，实现3位二进制减1计数的功能，当电路状态为“000”时，在输入脉冲作用下输出端Z产生一个借位脉冲，平时Z输出0。要求： （1）作出状态表和状态图 （2）确定激励函数和输出函数 （3）画出逻辑电路图
参考答案和解析
正确
相关考题：
●某逻辑电路有两个输入端分别为X和Y，其输出端为Z。当且仅当两个输入端X和Y同时为0时，输出Z才为0，则该电路输出Z的逻辑表达式为 (9) 。(9) A．X-YB． X+YC．X○+YD．X·Y
● 某逻辑电路有两个输入端和一个输出端，输入端用X和Y表示，输出端用Z表示。当且仅当X 和Y 同时为1时，Z才为0，则该电路的逻辑表达式为 （22） 。（22）A. Y -X ?B. Y X ?C. Y X ⊕D. Y X +
在异步时序电路的分析和设计中,采取了下列修改和补充考虑()。 A、输入信号及触发器的时钟信号有脉冲用1表示,无脉冲用0表示B、次态逻辑的输出包括触发器的控制输出和时钟输入C、两个或两个以上的输入变量不能同时为一;输入全为零时，电路状态不变D、在设计时，状态变化(即状态由0到1,1到0)，令CLK=1
下列有关脉冲异步时序电路设计的叙述不正确的有()。 A、对于两根以上输入线同时有输入脉冲的情况，输出及控制输入均可以认为是无关项dB、时钟输入应尽量使其仅为现态的函数C、如果没有外部输入脉冲，通常认为输出为dD、无时钟脉冲，电路状态不变，此时触发器的控制输入也可以认为是无关项d
试用 74121组成一个单稳态电路,在74121的B端连接的按钮按下后产生的上升沿触发74121,使74121的Q端输出宽度为100ms的高电平脉冲。请选择74121外接电阻与电容的值,并画出该延时电路的电路图。
以下关于时序逻辑电路的叙述中，不正确的是（ ）。A.在异步时序电路中，记忆元件的状态变化不是同时发生的B.莫尔型（Moore）电路的输出是输入变量及现态的函数C.最能详尽描述时序逻辑功能的是状态迁移表和状态迁移图D.记忆元件一般是由触发器实现
脉冲传递函数（）A、输出脉冲序列与输入脉冲序列之比；B、系统输出的z变换C（z）与输入z变换R（z）之比；C、在初条件为零时，系统输出的z变换C（z）与输入的z变换R（z）之比；D、在初条件为零时，系统输入的z变换R（z）与输出的z变换之比。
时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两种它们的区别是（）。A、同步时序逻辑电路状态的变化与时钟脉冲同步，而异步时序电路中没有统一的时钟脉冲，电路的状态随输入信号的改变而相应改变。B、异步时序电路的每个状态都是“稳定状态”，而同步时序逻辑电路的状态分为“稳定”和“不稳定“两种。C、同步时序电路中，任一时刻，几个输入变量可以同时变化。D、异步时序电路中，每个时刻仅允许一个输入信号发生变化，以避免电路中可能出现的竞争现象。
下列说法不正确的是（）。A、逻辑电路可以分为组合逻辑电路和时序逻辑电路两类B、组合逻辑电路中任意时刻产生的稳定输出信号，不仅取决于该时刻电路的输入信号，还取决于电路原来的状态C、时序逻辑电路通常由组合电路和存储电路组成D、存储电路是由触发器组成的
仲裁电路输出的高电平作用到故障判决逻辑电路的D触发器的D端，当延迟锁定信号到来，D触发器的输出作为（）信号送到模拟选择开关，由模拟选择开关给出切换电平。A、启动（E）B、地址（A）C、输入（Y）D、输出（Z）
多选题时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两种它们的区别是（）。A同步时序逻辑电路状态的变化与时钟脉冲同步，而异步时序电路中没有统一的时钟脉冲，电路的状态随输入信号的改变而相应改变。B异步时序电路的每个状态都是“稳定状态”，而同步时序逻辑电路的状态分为“稳定”和“不稳定“两种。C同步时序电路中，任一时刻，几个输入变量可以同时变化。D异步时序电路中，每个时刻仅允许一个输入信号发生变化，以避免电路中可能出现的竞争现象。
单选题对于时序逻辑电路和组合逻辑电路，下列说法不正确的是（ ）。A时序逻辑电路的特点是：在某时刻的输出不仅与该时刻的输入和电路状态有关，还与前面时刻的输入和电路状态有关B时序逻辑电路是由组合逻辑电路和存储电路（触发器）构成的C组合逻辑电路使电路具有记忆功能D时序逻辑电路按功能可以分为寄存器和计数器两大类
单选题脉冲传递函数（）A输出脉冲序列与输入脉冲序列之比；B系统输出的z变换C（z）与输入z变换R（z）之比；C在初条件为零时，系统输出的z变换C（z）与输入的z变换R（z）之比；D在初条件为零时，系统输入的z变换R（z）与输出的z变换之比。
多选题计数器是时序逻辑电路的典型电路，它可用来（）。A统计输入脉冲的个数B用于记时、记数系统C分频D产生序列脉冲